# Verilog错误：Error (12152): Can‘t elaborate user hierarchy
Verilog错误：Error (12152): Can’t elaborate user hierarchy
always @ ( posedge clk or negedge rst_n )//错误地点
原来是因为这里边的negedge rst_n的问题导致的。同时检测两个信号的状态，可能会导致发生错误，删掉一个就好了。
版权声明：本文为henights原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。